Architecture de sécurité
AllEyes Resilient
Une philosophie de sécurité radicale : 6 domaines d'isolation indépendants, conception CPU-Blind, 71 canaux d'exfiltration analysés. Pensée pour les RSSI et DSI les plus exigeants.
6 domaines d'isolation
Chaque domaine est physiquement et logiquement indépendant. Aucun domaine seul ne peut accéder aux clés de chiffrement.
CPU AMD EPYC
Processeur hôte. Gère le réseau et l'orchestration mais ne voit jamais les clés cryptographiques. Architecture CPU-Blind.
FPGA PL (AES-GCM)
Programmable Logic du FPGA. Moteurs AES-256-GCM purement hardware. Les clés restent dans la fabric FPGA, inaccessibles au CPU.
FPGA PS (Rust firmware)
Processing System embarqué. Firmware Rust sans allocateur C, pas de garbage collector. Gestion des sessions et négociations PQC.
Sécurité hardware EAL6+
Secure Element certifié EAL6+. Stockage des master keys, dérivation de clés et opérations de signature critiques.
HSM Backup Nitrokey
Module de sauvegarde matériel indépendant. Redondance des secrets critiques sur un second chemin hardware isolé.
Kill Switch ESP32
Contrôleur ESP32 indépendant sur bus séparé. Détection d'intrusion et auto-zéroisation immédiate des clés en cas d'attaque physique.
Conception CPU-Blind
Dans une architecture classique, le CPU manipule les clés de chiffrement en mémoire. Il est donc vulnérable aux attaques Spectre, Meltdown, cold boot, DMA et side-channel.
Avec l'architecture CPU-Blind, les clés ne quittent jamais le périmètre FPGA + HSM. Le CPU hôte orchestre les flux réseau mais ne peut pas lire, copier ou exfiltrer les clés cryptographiques.
71 canaux d'exfiltration analysés
Chaque canal identifié est couvert par un ou plusieurs domaines d'isolation. Aucun vecteur d'attaque connu ne reste non adressé.
Canaux électromagnétiques
Émissions EMI, rayonnement TEMPEST, couplage inductif, fuites RF du bus PCIe.
Canaux temporels
Timing attacks, variations de latence, cache timing (Spectre/Meltdown), branch prediction.
Canaux de puissance
Analyse de consommation (SPA/DPA), fluctuations de tension, glitch attacks, fault injection.
Canaux mémoire & cache
Cold boot, DMA attacks, Rowhammer, cache side-channel, mémoire partagée.
Canaux réseau
Interception de paquets, man-in-the-middle, replay attacks, analyse de trafic, DNS leak.
Canaux physiques
Ouverture boîtier, sonde de debug, JTAG, extraction de puce, modification hardware.
Kill Switch & Auto-zéroisation
En cas d'intrusion physique ou de violation de périmètre, les clés sont détruites instantanément.
Effacement complet de toutes les clés en mémoire FPGA et HSM.
Bus séparé du CPU hôte. Impossible à désactiver par logiciel.
Capteurs d'ouverture, température anormale, tension et horloge.
Modèle Four Eyes Resilient
Pour accéder aux clés de chiffrement, un attaquant doit compromettre simultanément 3 domaines indépendants sur 6. Aucune vulnérabilité unique ne suffit.
FPGA PL
HSM EAL6+
FPGA PS ou ESP32
Comparaison avec Thales Mistral
| Critère | CryptOps AllEyes Resilient | Thales Mistral |
|---|---|---|
| Débit max | 800 Gbps / carte | 40 Gbps |
| Ratio performance | 20× plus rapide | Référence |
| Architecture | Publiée, auditable | Fermée, propriétaire |
| PQC natif | ML-KEM-1024 + ML-DSA-87 | En cours |
| Domaines d'isolation | 6 | Non publié |
| Kill switch hardware | Oui (ESP32 indépendant) | Non publié |
Discutons sécurité
Demandez un briefing technique détaillé sur l'architecture AllEyes Resilient.
Demander un briefing