Architecture de sécurité
AllEyes Resilient
Une philosophie de sécurité radicale : 6 domaines d'isolation indépendants, conception CPU-Blind, 71 canaux d'exfiltration analysés. Pensée pour les RSSI et DSI les plus exigeants.
6 domaines d'isolation
Chaque domaine est physiquement et logiquement indépendant. Aucun domaine seul ne peut accéder aux clés de chiffrement.
CPU AMD EPYC
Processeur hôte. Gère le réseau et l'orchestration mais ne voit jamais les clés cryptographiques. Architecture CPU-Blind.
FPGA PL (AES-GCM)
Programmable Logic du FPGA. Moteurs AES-256-GCM purement hardware. Les clés restent dans la fabric FPGA, inaccessibles au CPU.
FPGA PS (ASM firmware)
Processing System embarqué. Firmware assembleur bare-metal, zéro dépendance logicielle. Gestion des sessions et négociations PQC.
GARANCE PKI souveraine
PKI post-quantique ML-DSA-87 hébergée SecNumCloud. Source unique des clés, signatures vérifiables, rotation à chaud.
Zone crypto isolée
Moteurs AES-256-GCM confinés dans une zone mémoire-isolée du FPGA. Non exposée sur PCIe, inaccessible au CPU host.
Kill Switch STM32
Contrôleur STM32 indépendant sur bus séparé. Détection d'intrusion et auto-zéroisation immédiate des clés en cas d'attaque physique.
Conception CPU-Blind
Dans une architecture classique, le CPU manipule les clés de chiffrement en mémoire. Il est donc vulnérable aux attaques Spectre, Meltdown, cold boot, DMA et side-channel.
Avec l'architecture CPU-Blind, les clés ne quittent jamais la zone crypto isolée du FPGA. Le CPU hôte orchestre les flux réseau mais ne peut pas lire, copier ou exfiltrer les clés cryptographiques.
71 canaux d'exfiltration analysés
Chaque canal identifié est couvert par un ou plusieurs domaines d'isolation. Aucun vecteur d'attaque connu ne reste non adressé.
Canaux électromagnétiques
Émissions EMI, rayonnement TEMPEST, couplage inductif, fuites RF du bus PCIe.
Canaux temporels
Timing attacks, variations de latence, cache timing (Spectre/Meltdown), branch prediction.
Canaux de puissance
Analyse de consommation (SPA/DPA), fluctuations de tension, glitch attacks, fault injection.
Canaux mémoire & cache
Cold boot, DMA attacks, Rowhammer, cache side-channel, mémoire partagée.
Canaux réseau
Interception de paquets, man-in-the-middle, replay attacks, analyse de trafic, DNS leak.
Canaux physiques
Ouverture boîtier, sonde de debug, JTAG, extraction de puce, modification hardware.
Kill Switch & Auto-zéroisation
En cas d'intrusion physique ou de violation de périmètre, les clés sont détruites instantanément.
Effacement complet de toutes les clés dans la zone crypto isolée du FPGA.
Secure Element STMicroelectronics TrustZone. Bus séparé, impossible à désactiver par logiciel.
Capteurs d'ouverture, température anormale, tension et horloge.
Modèle Four Eyes Resilient
Pour accéder aux clés de chiffrement, un attaquant doit compromettre simultanément 3 domaines indépendants sur 6. Aucune vulnérabilité unique ne suffit.
FPGA PL
GARANCE PKI
FPGA PS ou STM32
Modèle de menace nation-state
Conçu pour résister aux adversaires les plus avancés. Chaque couche élimine un vecteur d'attaque.
Cross-silicon
Aucun composant ne détient la clé complète. La sécurité repose sur deux fabricants indépendants.
Zéroisation < 1 ms
Tamper switch hardware. Toutes les clés sont effacées en moins d'une milliseconde en cas d'intrusion physique.
Traffic Flow Confidentiality
Flux constant 24/7, taille fixe, padding chiffré. Zéro métadata exploitable même par interception fibre.
Boot mesuré et vérifié
Toute modification du firmware ou de l'OS déclenche un fail-safe automatique. Pas de clé sans boot vérifié.
Linux durci ANSSI
Durcissement conforme aux recommandations ANSSI. Rootfs read-only, intégrité vérifiée, modules signés, aucun accès mémoire même en root.
Forward secrecy 2 min
Rotation de clés toutes les 2 minutes. Chaque session est indépendante et irréversible.
Discutons sécurité
Demandez un briefing technique détaillé sur l'architecture AllEyes Resilient.
Demander un briefing