Nucléaire OIV
Isolation cryptographique + SIIV
FPGA isole les bus process, CPU gère le DCS SIL3/4, GPU surveille les signatures d'intrusion.
FPGA
Isolation bus process
Charges de travail
- ▸ Data diode crypto
- ▸ IEC 61850 chiffré
- ▸ Air-gap logique
Performance
Aucun trafic retour
CPU
DCS + journalisation SIIV
Charges de travail
- ▸ DCS IEC 61513 classe 1E
- ▸ Journal SIIV scellé
- ▸ Redondance 2oo3
Performance
Disponibilité 99,9999 %
GPU
Détection anomalies
Charges de travail
- ▸ Signatures intrusion IEC 62645
- ▸ Baseline trafic process
- ▸ Corrélation SOC
Performance
Alerte < 30 s
Scénario multi-agent
Une tentative d'intrusion est détectée : le FPGA bloque tout trafic retour à pleine vitesse, le CPU génère un journal scellé SIIV, le GPU corrèle avec les signatures IEC 62645 et alerte l'ANSSI en <30 s.